
MODUL 9
RANGKAIAN REGISTER**1. Tujuan Praktikum Modul 9**

Setelah mempraktekan modul 9, praktikan diharapkan dapat:

1. Mengetahui dan memahami konsep dasar dari rangkaian register serta dapat membedakan jenis-jenis pada register.
2. Dapat membuat rangkaian counter dan register pada quartus prime lite.
3. Praktikan dapat mengimplementasikan rangkaian register pada papan FPGA DE10 Lite


2. Alat dan bahan:

- a. Laptop dan mouse
- b. *Software Quartus*
- c. *Software Modelsim*
- d. Papan FPGA DE10-Lite

3. Dasar Teori**3.1 Register**

Register merupakan rangkaian untuk menyimpan data per bit. Register tersusun dari rangkaian flip-flop yang digunakan untuk menyimpan data sementara sebelum data diolah lebih lanjut, register juga digunakan untuk pergerakan/transmisi data pada operasi computer. Salah satu implementasi register adalah shift register atau register penggeser. Rangkaian shift register berfungsi untuk menyimpan data sementara dan untuk pergeseran data ke kiri atau ke kanan. Shift register juga terdapat beberapa macam yaitu PIPO, SISO, SIPO, PISO.

Gambar 3.1 Pergeseran Data Pada Register Geser




Modul Praktikum

3.2 Macam - macam tipe Shift Register:

1. Register Parallel In Parallel Out (PIPO)

Register parallel in parallel out (PIPO) merupakan register geser yang input dan outputnya parallel, register geser PIPO akan mengubah format nilai dari data yang digeser dengan format data tetap parallel. Contoh : IC TTL 74LS174


Gambar 3.2.1 Register Parallel In Parallel Out (PIPO)



2. Register Serial In Serial Out (SISO)

Register serial in serial out (SISO) merupakan register yang input dan outputnya seri. Register SISO tidak mengubah format data, yang berubah adalah nilai dari data tersebut. Contoh : IC TTL 74LS91


Gambar 3.2.2 Register Serial In Serial Out (SISO)



3. Register Serial In Parallel Out (SIPO)

Register serial in parallel out (SIPO) merupakan register geser yang inputnya seri dan outputnya parallel. Register ini akan menggeser data secara seri dan mengeluarkannya dalam format parallel tanpa mengubah nilai data tersebut. Contoh : IC TTL 74LS164

Gambar 3.2.3 Register Serial In Parallel Out (SIPO)




Modul Praktikum

4. Register Parallel In Serial Out (PISO)

Register parallel in serial out (PISO) merupakan register geser yang inputnya parallel dan output seri. Register ini hanya mengubah format data parallel menjadi output serial tanpa mengubah nilai dari data tersebut.

Gambar 3.2.4 Register Parallel In Serial Out (PISO)




4. Langkah - langkah Praktikum:

4.1. Percobaan I

Implementasikan dan simulasikan rangkaian ini menggunakan software Quartus seperti berikut:

1. Buatlah proyek Quartus baru.
2. Tulislah sebuah file Verilog yang akan menjalankan tiga buah elemen penyimpan. Memberikan gaya perilaku kode Verilog yang menentukan pengancing D dengan gerbang. Pengancing ini dapat diimplementasikan dalam satu tabel *lookup* 4-masukan. Gunakan gaya kode yang sama untuk menentukan flip-flop.
3. Kompilasi kode anda dan gunakan *Technology Map Viewer* untuk memeriksa rangkaian yang diimplementasikan. Verifikasi bahwa pengancing menggunakan satu tabel *lookup* dan bahwa flip-flop yang diimplementasikan menggunakan fli-flop yang disediakan oleh papan FPGA DE10-Lite.
4. Gunakan Modelsim untuk mensimulasikan rangkaian yang anda buat. Gunakan file *testbench* yang disertakan berikut ini untuk menentukan masukan D dan Clock.



Modul Praktikum

Buatlah projek baru:

The screenshot shows the Quartus Prime Lite Edition interface with a project named "part4". The Project Navigator displays an Entity Instance "MAX 10: 10M50DAF484C7G" and a sub-entity "part4". The main editor window shows Verilog code for a testbench module. The code defines a testbench with a clock generator and a stimulus generation section. The Tasks panel shows a successful compilation process. The Compilation Report indicates a full compilation was successful with 0 errors and 12 warnings. The system tray at the bottom right shows the date as 05/05/2024.



```
1 `timescale 1ns / 1ns
2
3 module part4 (
4     input Clk,
5     input D,
6     output reg QA,
7     output reg QB,
8     output reg QC
9 );
10
11    always @(posedge Clk) begin
12        QA <= D;
13        QB <= QA;
14        QC <= QB;
15    end
16
17 endmodule
18
19 module testbench ();
20     reg Clk_tb;
21     reg D_tb;
22     wire QA_tb;
23     wire QB_tb;
24     wire QC_tb;
25
26     // Clock Generator
27     initial begin
28         Clk_tb = 0;
29         forever begin
30             #30 Clk_tb = ~Clk_tb;
31         end
32     end
33
34     // Stimulus Generation
35     initial begin
36         D_tb <= 0;
37         #20 D_tb <= 1;
38         #20 D_tb <= 0;
39         #5 D_tb <= 1;
40         #10 D_tb <= 0;
41         #10 D_tb <= 1;
42         #10 D_tb <= 0;
43         #5 D_tb <= 1;
44         #5 D_tb <= 0;
45         #10 D_tb <= 1;
46         #5 D_tb <= 0;
47         #5 D_tb <= 1;
48         #20 D_tb <= 0;
49     end
50
51     // Instantiate part4 module
52     part4 p4 (
53         .Clk(Clk_tb),
54         .D(D_tb),
55         .QA(QA_tb),
56         .QB(QB_tb),
57         .QC(QC_tb)
58     );
59
60 endmodule
```

The screenshot shows the Quartus Prime Lite Edition interface with the same project "part4". The Project Navigator and main editor window are identical to the first screenshot. The Tasks panel shows a successful compilation. The Compilation Report again indicates a full compilation was successful with 0 errors and 12 warnings. The system tray at the bottom right shows the date as 05/05/2024.


```
1 `timescale 1ns / 1ns
2
3 module part4 (
4     input Clk,
5     input D,
6     output reg QA,
7     output reg QB,
8     output reg QC
9 );
10
11    always @(posedge Clk) begin
12        QA <= D;
13        QB <= QA;
14        QC <= QB;
15    end
16
17 endmodule
18
19 module testbench ();
20     reg Clk_tb;
21     reg D_tb;
22     wire QA_tb;
23     wire QB_tb;
24     wire QC_tb;
25
26     // Clock Generator
27     initial begin
28         Clk_tb = 0;
29         forever begin
30             #30 Clk_tb = ~Clk_tb;
31         end
32     end
33
34     // Stimulus Generation
35     initial begin
36         D_tb <= 0;
37         #20 D_tb <= 1;
38         #20 D_tb <= 0;
39         #5 D_tb <= 1;
40         #10 D_tb <= 0;
41         #10 D_tb <= 1;
42         #10 D_tb <= 0;
43         #5 D_tb <= 1;
44         #5 D_tb <= 0;
45         #10 D_tb <= 1;
46         #5 D_tb <= 0;
47         #5 D_tb <= 1;
48         #20 D_tb <= 0;
49     end
50
51     // Instantiate part4 module
52     part4 p4 (
53         .Clk(Clk_tb),
54         .D(D_tb),
55         .QA(QA_tb),
56         .QB(QB_tb),
57         .QC(QC_tb)
58     );
59
60 endmodule
```

Modul Praktikum



5. Pastikan *testbench* pada *Software Quartus* lalu berpindah ke *Modelsim* untuk memberikan masukan pada modul yang dibuat dengan benar dan jalankan simulasi untuk mengamati perilaku ketiga elemen penyimpan.



Compile file and simulate



Modul Praktikum




4.2 Percobaan II

Selanjutnya kita ingin menampilkan nilai heksadesimal sebuah bilangan 8-bit A pada dua buah tampilan 7-segmen HEX3 – 2. Kita juga ingin menampilkan nilai hex dari sebuah bilangan 8-bit B pada dua tampilan 7-segment HEX1 – 0. Nilai A dan B merupakan masukan ke rangkaian yang disediakan oleh saklar SW7–0. Untuk memasukkan nilai A dan B, pertama atur saklar ke nilai A yang diinginkan, simpan nilai saklar ini dalam sebuah register, dan kemudian ubah saklar ke nilai B yang diinginkan. Akhirnya, gunakan sebuah penjumlahah untuk membuat operasi penjumlahan sum $S = A + B$, dan tampilkan hasil penjumlahannya di tampilan 7-segmen HEX5 – 4. Tunjukkan simpanan yang dihasilkan proses penjumlahan di LEDR[0].


1. Buat proyek Quartus baru yang akan digunakan untuk mengimplementasikan rangkaian yang diinginkan di papan DE10-Lite
2. Tulis sebuah file Verilog yang menyediakan fungsionalitas yang diperlukan. Gunakan KEY0 sebagai tobol reset *active-low asynchronous*, dan KEY1 sebagai masukan clock.
3. Sertakan *pin assignments* yang diperlukan untuk saklar tekan dan tampilan 7-segmen, kemudian kompilasi rangkaianya.

Modul Praktikum

4. Unduh rangkaian ke papan DE10-Lite dan uji fungsionalitasnya dengan menekan saklar dan mengamati keluaran tampilan.
5. Buatlah kesimpulan dari percobaan tersebut.





```
// KEY1 is the clock for reg_A
// operation: set S to the value desired for A, then store this value in A_reg by
// using KEY1. A is shown on HEX3-2. Then change SW to the value desired for B, which is
// displayed on HEX1-0. The sum S = A + B is displayed on HEX5-4, and the
// carry out is shown on LEDR0.
module part5 (output [3:0] SW,
              input [1:0] KEY,
              output [0:6] HEX5, HEX4, HEX3, HEX2, HEX1, HEX0, LEDR);
    wire [3:0] A, B, S;
    wire carry;
    // instantiate module regn (R, Clock, Resetn, Q);
    regn A_reg (SW, KEY[1], KEY[0], A);
    assign B = SW;
    // drive the displays through 7-seg decoders
    hex7seg digit_3 (A[1:4], HEX3);
    hex7seg digit_2 (A[0:3], HEX4);
    hex7seg digit_1 (B[1:4], HEX1);
    hex7seg digit_0 (B[0:3], HEX0);
    assign [carry, S] = A + B;
    hex7seg digit_5 (S[1:4], HEX5);
    hex7seg digit_4 (S[0:3], HEX4);
    assign LEDR[0] = carry;
    assign LEDR[9:1] = 9'b0;
endmodule
```





```
module regn (R, Clock, Resetn, Q);
    parameter n=8;
    input [n-1:0] R;
    input Clock;
    input Resetn;
    output [n-1:0] Q;
    reg [n-1:0] Q;
    always @ (posedge Clock or negedge Resetn)
        if (Resetn == 0)
            Q <= {n{1'b0}};
        else
            Q <= R;
endmodule

module hex7seg (hex, display);
    input [3:0] hex;
    output [0:6] display;
    reg [0:6] display;
    /*
     *      0
     *      *
     *      *
     *      5   6   1
     *      *
     *      4
     */
    begin
        case(hex)
            4'b0000: display = 6'b111111;
            4'b0001: display = 6'b111110;
            4'b0010: display = 6'b111011;
            4'b0011: display = 6'b110111;
            4'b0100: display = 6'b101111;
            4'b0101: display = 6'b011111;
            4'b0110: display = 6'b111101;
            4'b0111: display = 6'b111001;
            4'b1000: display = 6'b110101;
            4'b1001: display = 6'b101101;
            4'b1010: display = 6'b011101;
            4'b1011: display = 6'b111111;
            4'b1100: display = 6'b111110;
            4'b1101: display = 6'b111011;
            4'b1110: display = 6'b110111;
            4'b1111: display = 6'b101111;
        endcase
    end
endmodule
```


Modul Praktikum



Modul Praktikum



Modul Praktikum



Tabel *pin assignment* yang digunakan pada modul 9

Signal Name	FPGA Pin No.	Description	I/O Standard
SW0	PIN_C10	Slide Switch[0]	3.3-V LVTTL
SW1	PIN_C11	Slide Switch[1]	3.3-V LVTTL
Signal Name	FPGA Pin No.	Description	I/O Standard
LEDR0	PIN_A8	LED [0]	3.3-V LVTTL
Signal Name	FPGA Pin No.	Description	I/O Standard
KEY0	PIN_B8	Push-button[0]	3.3 V SCHMITT TRIGGER"
KEY1	PIN_A7	Push-button[1]	3.3 V SCHMITT TRIGGER"
Signal Name	FPGA Pin No.	Description	I/O Standard
HEX00	PIN_C14	Seven Segment Digit 0[0]	3.3-V LVTTL
HEX01	PIN_E15	Seven Segment Digit 0[1]	3.3-V LVTTL
HEX02	PIN_C15	Seven Segment Digit 0[2]	3.3-V LVTTL
HEX03	PIN_C16	Seven Segment Digit 0[3]	3.3-V LVTTL
HEX04	PIN_E16	Seven Segment Digit 0[4]	3.3-V LVTTL
HEX05	PIN_D17	Seven Segment Digit 0[5]	3.3-V LVTTL

Modul Praktikum