
MODUL 11

**IMPLEMENTASI RANGKAIAN DIGITAL MESIN KEADAAN BERHINGGA
(FINITE STATE MACHINE) DI FPGA MENGGUNAKAN VERILOG-HDL**

1. Tujuan Praktikum

Setelah mempraktekan topik ini, praktikan diharapkan dapat :


- Praktikkan mampu memahami konsep dasar mesin keadaan berhingga (Finite State Machine - FSM) dalam desain rangkaian digital.
- Praktikkan mampu menggunakan bahasa Verilog untuk mendesain dan mengimplementasikan FSM.
- Praktikkan mampu memahami dan mengimplementasikan kode Verilog pada platform FPGA DE10-Lite.

2. Dasar Teori

2.1 Rangkaian Kombinasional dan Rangkaian Sekuensial

Rangkaian kombinasional terdiri dari gerbang logika yang memiliki output yang selalu tergantung pada kombinasi input yang ada. Rangkaian kombinasional melakukan operasi yang dapat ditentukan secara logika dengan memakai sebuah fungsi boolean.

Rangkaian sekuensial merupakan rangkaian logika yang keadaan outputnya tergantung pada keadaan input-inputnya juga tergantung pada keadaan output sebelumnya. Rangkaian ini juga didefinisikan sebagai rangkaian logika yang outputnya tergantung waktu.




gambar 1 rangkaian kombinasional dan rangkaian sekuensial

2.2 Mesin Keadaan Berhingga (Finite State Machine - FSM)

Mesin Keadaan Berhingga (FSM) adalah model komputasi yang digunakan untuk merancang logika sekuensial. Dalam sebuah FSM, sistem memiliki sejumlah keadaan (states) yang berbeda, dan transisi (transitions) antara keadaan-keadaan ini terjadi berdasarkan input yang diterima.

Dalam konteks praktis, FSM digunakan untuk mendesain dan mengimplementasikan sistem yang memiliki perilaku yang terstruktur berdasarkan kondisi-kondisi tertentu. Misalnya, dalam sebuah mesin penjual otomatis, FSM dapat digunakan untuk mengatur keadaan-keadaan seperti "siap", "menerima koin", "memproses pesanan", dan seterusnya, serta transisi antara keadaan-keadaan ini berdasarkan input seperti koin yang dimasukkan atau tombol yang ditekan. Adapun dua contoh dari FSM sebagai berikut :

- FSM Mealy: Output tergantung pada keadaan saat ini dan input. Ini berarti output dapat berubah segera setelah input berubah, tanpa harus menunggu transisi state.
- FSM Moore: Output hanya tergantung pada keadaan saat ini. Output hanya berubah ketika FSM masuk ke state baru.



gambar 2. FSM ditampilkan sebagai diagram keadaan, dan sebagai tabel keadaan. Legenda di kiri atas menunjukkan variabel keadaan A dan B, serta masukan x dan keluaran y.

3. Lembar Kegiatan Praktikum

3.1 Alat dan Bahan


- Software Quartus II
- ModelSim
- Mouse

- Laptop

3.2 Langkah Praktikum Modul 10


Bagian I

Kami ingin menerapkan mesin keadaan terbatas (FSM) yang mengenali dua urutan spesifik simbol masukan yang diterapkan, yaitu empat angka 1 berturut-turut atau empat angka 0 berturut-turut. Ada masukan w dan keluaran z . Kapanpun $w = 1$ atau $w = 0$ untuk empat pulsa clock berturut-turut, nilai z harus 1; jika tidak, $z = 0$. Urutan yang tumpang tindih diperbolehkan, sehingga jika $w = 1$ untuk lima pulsa clock berturut-turut, output z akan sama dengan 1 setelah pulsa keempat dan kelima. Gambar 1 mengilustrasikan hubungan yang diperlukan antara w dan z .



Gambar 1: Waktu yang diperlukan untuk keluaran z .

Diagram keadaan untuk FSM ini ditunjukkan pada Gambar 2. Untuk bagian ini Anda harus secara manual mendapatkan rangkaian FSM yang mengimplementasikan diagram keadaan ini, termasuk ekspresi logika yang memberi makan setiap keadaan flip-flop. Untuk



Gambar 2: Diagram keadaan untuk FSM.

Nama	Kode Negara							
	y8	y7	y6	y5	y4	y3	y2	y1
A	0	0	0	0	0	0	0	1
B	0	0	0	0	0	0	1	0
C	0	0	0	0	0	1	0	0
D	0	0	0	0	1	0	0	0
E	0	0	0	1	0	0	0	0
F	0	0	1	0	0	0	0	0
G	0	1	0	0	0	0	0	0
H	0	1	0	0	0	0	0	0
...	1	0	0	0	0	0	0	0

Tabel 1: Kode one-hot untuk FSM.

mengimplementasikan FSM gunakan sembilan state flip-flop yang disebut $y_8, \dots, y_0$ dan penetapan status one-hot yang diberikan pada Tabel 1.


1. Buat proyek Quartus® baru untuk sirkuit FSM.
2. Tulis file Verilog yang membuat instance sembilan flip-flop dalam rangkaian dan yang menentukan ekspresi logika yang menggerakkan port input flip-flop. Gunakan hanya pernyataan penetapan sederhana dalam kode Verilog Anda untuk menentukan logika yang memberi makan sandal jepit. Perhatikan bahwa kode one-hot memungkinkan Anda memperoleh ekspresi ini melalui inspeksi.

Gunakan sakelar sakelar SW0 sebagai input reset sinkron aktif-rendah untuk FSM, gunakan SW1 sebagai input w , dan tombol tekan KEY0 sebagai input jam yang diterapkan secara manual. Gunakan LEDR9 lampu merah sebagai keluaran z , dan tetapkan keluaran flip-flop status ke LEDR8 lampu merah ke LEDR0.

3. Sertakan file Verilog dalam proyek Anda, dan tetapkan pin pada FPGA untuk terhubung ke sakelar dan LED.
4. Simulasikan perilaku sirkuit Anda.
5. Setelah Anda yakin bahwa rangkaian berfungsi dengan baik sebagai hasil simulasi Anda, unduh rangkaiannya ke dalam chip FPGA. Uji fungsionalitas desain Anda dengan menerapkan urutan masukan dan mengamati LED keluaran. Pastikan FSM bertransisi dengan benar antar status seperti yang ditampilkan pada LED merah, dan menghasilkan nilai keluaran yang benar pada LEDR9.
6. Terakhir, pertimbangkan modifikasi kode one-hot yang diberikan pada Tabel 1. Seringkali diinginkan untuk menyetel semua flip-flop output ke nilai 0 dalam keadaan reset.
7. Tabel 2 menunjukkan penetapan status one-hot yang dimodifikasi di mana status reset, A, menggunakan semua angka 0. Hal ini dilakukan dengan membalik variabel keadaan y_0 . Buat versi modifikasi dari kode Verilog Anda yang mengimplementasikan penugasan negara ini. (Petunjuk: Anda hanya perlu melakukan sedikit perubahan pada ekspresi logika di sirkuit untuk mengimplementasikan tugas negara yang dimodifikasi.)

Modul Praktikum Sisdig



8. Kompilasi sirkuit baru Anda dan ujlilah.





	Kode Negara
Nama y8y7y6y5y4y3y2y1y0	
A	000000000
B	000000011
C	000000101
D	000001001
DAN	000010001
F	000100001
G	001000001
H	010000001
...	100000001

Tabel 2: Kode one-hot yang dimodifikasi untuk FSM.

Modul Praktikum Sisdig







Modul Praktikum Sisdig



Modul Praktikum Sisdig

Hasil Bagian satu di fpga :



Bagian II

Untuk bagan ini, Anda harus menulis kode Verilog gaya lain untuk FSM pada Gambar 2. Pada versi kode ini, Anda tidak perlu memurunkan ekspresi kagiku yang dibutuhkan untuk setiap state flip-flop secara manual Sebagai gammya, gambarkan tabel state untuk FSM dengan menggunakan pernyataan kasus Verilog dalam blok selalu, dan gunakan blok selalu lainnya untuk menginstansiasi flip-flop state. Anda bisa menggunakan blok selalu ketiga atau pernyataan penugasan sederhana untuk menentukan keluaran Untuk mengimplementasikan FSM. gunakan empat buah sate lip-flop v dan kode-kode biner, seperti yang ditunjukkan pada Tabel 3.

Nama	Kode Negara
	$y_3 y_2 y_1 y_0$
A	0000
B	0001
C	0010
D	0011
E	0100
F	0101
G	0110
H	0111
I	1000

Tabel 3 Kode biner untuk FSM


1. Membuat proyek baru untuk FSM.
2. Sertakan file Verilog Anda dalam proyek yang menggunakan gaya kode pada Gambar 3. Gunakan sakelar, tombol tekan, dan lampu yang sama dengan yang digunakan pada Bagian 1.
3. Sebelum mengkompilasi kode Anda. Anda harus secara eksplisit memberi tahu alat Synthesis di Quartus bahwa Anda ingin mesin keadaan terbatas duplementasikan dengan menggunakan pemagasan keadaan yang diuntukan dalam kode Verilog Anda. Jika Anda tidak secara eksplisit memberikan pengaturan ini ke Quartus, Synthesis tool akan secara otomatis menggunakan state assignment yang dipilihnya sendiri, dan akan anengabaikan state code yang ditentukan dalam kode Verilog Anda. Untuk membuat pengaturan ini. pilih Assignments > Settings di Quarties, dan klik pada item Compiler Settings di sisi kiri jendela, lalu lik tombol Advanced Settings (Synthesis), Seperti yang ditunjukkan pada Gambar 4, uhah parameter State Machine Processing ke pengaturan User-Encoded.

Modul Praktikum Sisdig



4. Kompilasi proyek Anda. Untuk memeriksa rangkaian yang dihasilkan oleh Quartus, buka alat RTL Viewer. Klik dan klik pada kotak yang ditunjukkan pada rangkaian yang merepresentasikan finite state machine, dan tentukan apakah state diagram yang ditunjukkan sesuai dengan yang ada pada Gambar 2. Untuk melihat kode-kode state yang digunakan untuk FSM Anda, buka Laporan Kompilasi, pilih bagian Analisis dan Sintesis pada laporan tersebut, dan klik State Machines.

5. Unduh rangkaian ke dalam chip FPGA dan uji fungsinya.


6. Pada langkah 3. Anda menginstruksikan alat Quartus Synthesis untuk menggunakan state assignment yang diberikan pada kode Verilog Anda. Untuk melihat hasil dari menghapus pengaturan ini, buka kembali jendela pengaturan Quartus dengan memilih Assignments > Settings, dan klik pada item Compiler Settings di sisi kiri jendela, kemudian klik tombol Advanced Settings (Synthesis). Ubah pengaturan untuk Pemrosesan Mesin Negara dari User-Encoded ke One-Hot. Kompilasi ulang rangkaian lalu buka file laporan, pilih bagian Analisis dan Sintesis pada laporan, dan klik State Machines. Bandingkan kode keadaan yang ditampilkan dengan yang diberikan pada Tabel 2, dan diskusikan perbedaan yang Anda amati




Modul Praktikum Sisdig





Modul Praktikum Sisdig





Setelah klik OK lalu APPLY dan OK.



Modul Praktikum Sisdig



- Hasil compile bagian II di FPGA:





Bagian III


Detektor urutan dapat diimplementasikan secara langsung dengan menggunakan register geser, daripada menggunakan pendekatan yang lebih formal seperti dijelaskan di atas. Buat kode Verilog yang membuat instance dua register geser 4-bit; satu untuk mengenali urutan empat angka 0, dan yang lainnya untuk empat angka 1. Sertakan ekspresi logika yang sesuai dalam desain Anda untuk menghasilkan keluaran z. Buat proyek Quartus untuk desain Anda dan terapkan sirkuit pada papan seri DE Anda. Gunakan sakelar dan LED pada papan dengan cara yang sama seperti yang Anda lakukan pada Bagian I dan II dan amati perilaku register geser dan output z. Jawab pertanyaan berikut:

Modul Praktikum Sisdig




bisakah Anda menggunakan satu register geser 4-bit saja, bukan dua? Jelaskan jawabanmu.




Modul Praktikum Sisdig



- Hasil compile bagian III di FPGA :





Bagian IV


Pada bagian latihan ini Anda akan mengimplementasikan encoder kode Morse menggunakan FSM. Kode Morse menggunakan pola pulsa pendek dan panjang untuk mewakili sebuah pesan. Setiap huruf direpresentasikan sebagai rangkaian titik (pulsa pendek), dan garis (pulsa panjang). Misalnya, delapan huruf pertama dalam alfabet memiliki representasi berikut:

A • -
B - • • •
C - • • •
D - • •
E • • • •
F • • • •
G - - •
H • • • •


Merancang dan mengimplementasikan rangkaian encoder kode Morse menggunakan FSM. Sirkuit Anda harus mengambil salah satu dari delapan huruf pertama alfabet sebagai masukan dan menampilkan kode Morse pada LED merah. Gunakan sakelar SW2y0 dan tombol tekan KEY1y0 sebagai input. Ketika pengguna menekan KEY1, sirkuit akan menampilkan kode Morse untuk huruf yang ditentukan oleh SW2y0 (000 untuk A, 001 untuk B, dll.), menggunakan pulsa 0,5 detik untuk mewakili titik, dan pulsa 1,5 detik untuk mewakili tanda hubung. Tombol tekan KEY0 harus berfungsi sebagai reset asinkron.

Modul Praktikum Sisdig



Diagram skema tingkat tinggi dari kemungkinan rangkaian untuk pembuat kode Morse ditunjukkan pada Gambar 5.





Gambar 5: Diagram skematik tingkat tinggi dari rangkaian untuk Bagian IV.



Modul Praktikum Sisdig



Modul Praktikum Sisdig



Modul Praktikum Sisdig

Pin Planner - D:/ASPRAK SISDIG/ftp.intel.com/ftp.intel.com/labs/Digital_Loic/Verilog_lab_source_files/Exercise7/solutions/DE10-Lite/part4.Verilog/part4 - part4

Report not available

Top View - Wire Bond
MAX 10 - 10M50DAF484C7G

Pin Legend

Symbol	Pin Type
○	User I/O
●	User assign...
○	Filter assign...
○	Unbonded ...
○	Reserved pin
○	Other conf...
○	DEV_OE
○	DEV_CLR
○	DIFF_n
○	DIFF_p
○	DQ
○	DQS
○	DQSB
○	CLK_n
○	CLK_p
○	Other PLL
○	Other dual ...
○	TDI

Node Name	Direction	Location	I/O Bank	VREF Group	Iter Location	I/O Standard	Reserved	Current Strength	Slew Rate	Differential Pair	IO Preservation
CLOCK_50	Input	PIN_R11	3	B3_NO	PIN_R11	3.3-V LVTTTL		8mA (default)			
KEY[1]	Input	PIN_A7	7	B7_NO	PIN_A7	3.3-V ...rigger		8mA (default)			
KEY[0]	Input	PIN_B8	7	B7_NO	PIN_B8	3.3-V ...rigger		8mA (default)			
LEDR[9]	Output	PIN_B11	7	B7_NO	PIN_B11	3.3-V LVTTTL		8mA (default)	2 (default)		
LEDR[8]	Output	PIN_A11	7	B7_NO	PIN_A11	3.3-V LVTTTL		8mA (default)	2 (default)		
LEDR[7]	Output	PIN_D14	7	B7_NO	PIN_D14	3.3-V LVTTTL		8mA (default)	2 (default)		
LEDR[6]	Output	PIN_E14	7	B7_NO	PIN_E14	3.3-V LVTTTL		8mA (default)	2 (default)		
LEDR[5]	Output	PIN_C13	7	B7_NO	PIN_C13	3.3-V LVTTTL		8mA (default)	2 (default)		
LEDR[4]	Output	PIN_D13	7	B7_NO	PIN_D13	3.3-V LVTTTL		8mA (default)	2 (default)		
LEDR[3]	Output	PIN_B10	7	B7_NO	PIN_B10	3.3-V LVTTTL		8mA (default)	2 (default)		
LEDR[2]	Output	PIN_A10	7	B7_NO	PIN_A10	3.3-V LVTTTL		8mA (default)	2 (default)		
LEDR[1]	Output	PIN_A9	7	B7_NO	PIN_A9	3.3-V LVTTTL		8mA (default)	2 (default)		
LEDR[0]	Output	PIN_A8	7	B7_NO	PIN_A8	3.3-V LVTTTL		8mA (default)	2 (default)		
SW[2]	Input	PIN_D12	7	B7_NO	PIN_D12	3.3-V LVTTTL		8mA (default)			
SW[1]	Input	PIN_C11	7	B7_NO	PIN_C11	3.3-V LVTTTL		8mA (default)			
SW[0]	Input	PIN_C10	7	B7_NO	PIN_C10	3.3-V LVTTTL		8mA (default)			

0% 00:00:00

22°C Kabut

Programmer - D:/ASPRAK SISDIG/ftp.intel.com/ftp.intel.com/labs/Digital_Loic/Verilog_lab_source_files/Exercise7/solutions/DE10-Lite/part4.Verilog/part4 - [part4.cdf]

Hardware Setup... USB-Blaster (USB-0) Mode: JTAG Progress: 100% (Successful)

Enable real-time ISP to allow background programming when available

File	Device	Checksum	Usercode	Program/Verify	Blank-Check	Examine	Security	Erase	ISP
part4.sof	10M50DAF484	00278A2B	00278A2B	☒	☐	☐	☐	☐	☐

Start Stop Auto Detect Delete Add File... Change File Save File Add Device Up Down

TDI TDO

10M50DAF484

05:02 21/05/2024

- Hasil compile bagian IV di FPGA :

